陈莹梅

发布者:沈如达发布时间:2018-04-23浏览次数:13681

职称:教授/博导

办公室:南京市四牌楼2号李文正楼

Emailnjcym@seu.edu.cn

 

个人简介:

2003年和2007年分别获得十大澳门网站赌博电路与系统专业硕士和博士学位,2006年赴比利时国际微电子中心(IMEC)学习先进的模拟集成电路设计技术。担任国家自然科学基金项目评审专家、科技部专家库评审专家,教育部学位论文评议专家、IEEE JSSCIEEE T-VLSI等国内外期刊审稿专家。目前负责在研《400G光通信系统 4×56 Gbaud/s PAM4 线性光收发集成电路技术研究》和《面向25/100G PON核心电芯片研制与高效FEC算法研究及实现》等多项国家自然科学基金项目和国家重点研发计划项目,“十二五”期间参与完成了《面向ROF等新型组网技术的射频器件与模块》(工信部民口重大专项)和《30-100GHz硅基集成电路设计与实验研究》(973重大科学研究计划)等国家级项目的研制,负责或参与完成国家自然科学基金项目、国家重点研发计划项目和企业横向合作项目等40余项。以第一负责人研制的芯片《2.5Gb/s 0.25?m CMOS工艺时钟数据再生与1:4分接单片集成电路》被江苏省科技厅组织的专家组鉴定为具有“国际先进水平”。在IEEE T-CASIET EL等国内外期刊与会议中发表论文八十余篇,获国家发明专利授权十余项。

主持出版集成电路设计专业教材共6部,主持编写的《集成电路设计》教材连续入选“十一五”和“十二五”国家级规划教材,主持翻译了国外经典教材《模拟集成电路设计精粹》一本,其中教授的《集成电路设计技术》课程2006年被评为江苏省优秀研究生课程,《集成电路设计》教材2018年获得教育部产学合作协同育人项目资助,2021年获得全国优秀教材建设奖。

研究内容:

1. 超高速光通信与光载太赫兹集成电路设计( TIA,   CDR, EQ, DRV )

2.      射频集成电路设计( LNA, PLL, PA )

3. 数模混合集成电路设计( SerDesADC/DAC )

已成功研制的芯片主要包括GPS接收机射频芯片、10GHz锁相环芯片、40Gb/s光接收机芯片、10Gb/s高速SERDES模块芯片、28GBaud/s PAM4时钟数据恢复CDR10G/25G突发模式跨阻放大器TIA4bit 20GS/s 时间交织TIADC24×28GBaud/s PAM4可调衰减器,以及4×10Gb/s12×10Gb/s4×25Gb/s4×56GBaud/s并行TIA+LAVCSEL/MZM/MR驱动器芯片。

指导研究生情况:

每年招收研究生十多名,研究生毕业去向主要是外企和国有企事业单位,包括国际知名的德州仪器TIADICadence,高通等公司和华为、海思、14所,55所等单位,近年来多名学生入选中兴通迅“蓝剑计划”。

科研情况:

合作单位主要包括:韩国光州科学技术院、华为、海思光电子、烽火通信、光迅、浙江大学、中科院半导体所、中科院微电子所、中国航天科技集团研究所等。

项目名称

项目类别

400G光通信系统 4×56 GBaud/s PAM4 线性光收发集成电路技术研究

国家自然科学基金项目

100-500Gb/s超高速并行光收发器件模型、宽带及光电集成技术研究

国家自然科学基金项目

面向25/100G PON核心电芯片研制与高效FEC算法研究及实现

国家重点研发计划

光接入用100G PON 核心硅基光电子器件

国家重点研发计划

40Gb/s单片集成光接收机芯片及信号完整性研究

国家自然科学基金项目

高速光子集成芯片的共性关键技术

国家863项目

超快建链全局线性TIA项目

企业合作项目

接入领域的光电单片集成技术研究

企业合作项目

80G高带宽电模拟复用器技术

企业合作项目

25GBaud/s硅光芯片Controller及算法技术合作

企业合作项目

50G PON突发线性TIA技术

企业合作项目

56Gbaud 线性 VCSEL DRV&TIA 技术开发

企业合作项目

24×28Gbaud高速链路衰减可调集成电路开发

企业合作项目

突发接收电路委托开发

企业合作项目

高速以太电口传输模拟仿真技术开发

企业合作项目

10G线性均衡器的研究

企业合作项目

非线性建模及线性化技术验证

企业合作项目

电源噪声对PLL输出抖动影响分析

企业合作项目

高速RF芯片建模

企业合作项目

高速SERDES模块设计

企业合作项目

 

代表性论文著作:

1. 王志功,陈莹梅,《集成电路设计》第二版,20096月,电子工业出版社,十一五国家级规划教材

2. 王志功,陈莹梅,《集成电路设计》第三版,20137月,电子工业出版社,十二五国家级规划教材

3. 陈莹梅,《模拟集成电路设计精粹》,20083月,清华大学出版社

4. 陈莹梅,《模拟集成电路EDA技术与设计-仿真与版图实例》,20143月,电子工业出版社

5. 魏廷存,陈莹梅,《模拟CMOS集成电路设计》,20103月,清华大学出版社

 

6.   Yingmei Chen, Zhigong Wang, et al., A 38 Gb/s to 43 Gb/s Monolithic optical   receiver in 65 nm CMOS Technology, IEEE transactions on circuits and systems,   2013, 60(12), pp.3173-3181.SCI收录)

7. Yingmei   Chen, Jianwei Gong, et al., 4-channel 35 Gbit/s Parallel CMOS LDD, Electronic   letters, July 2015, 51(15), pp.1178-1180. SCI收录)

8.   Yingmei Chen, Jiquan Li, et al., 12-channel, 480 Gbit/s Optical Receiver Analog   Front-End in 0.13 ?m BiCMOS technology, Electronic letters, March 2017,   53(7), pp.492-494. SCI收录)

9. Yingmei   Chen, Zhen Zhang, et al., Design of low power 4×40   Gb/s Laser Diode Driver for parallel transmission systems, SCIENCE CHINA Information   Sciences, 2017, 60(8): 088401. SCI收录)

10.   Chen Yingmei, Luo xianliang, et al., 4×25   Gb/s 2.6 mW/Gb/s Parallel Optical Receiver Analog Front-end for 100Gb/s   Ethernet, Microwave and Optical Technology Letters, 57(4), Apr.,2015,   pp.974-978. SCI收录)

11.   Zhen Zhang, Yingmei Chen, Jiquan Li, Hui Wang, Chenyang Gao, A Low-Jitter   Full-Rate 25-Gb/s CDR for 100-Gb/s Optical Interconnects in 0.13-μm SiGe   BiCMOSFiber   and Integrated Optics, 2017, Vol.36, Nov. 4-5, 172-180.SCI收录)

12.   Jiquan Li, Yingmei Chen, Pan Tang, Zhen Zhang, Hui Wang, and Hao Huang, A Low   Power Low Distortion 20GS/s Flash Analog-to-Digital Converter for Coherent   Optical Receiver in 0.13-μm SiGe BiCMOS, Journal of circuits, systems and   computers, Nov., 2018, Vol.28, Doi:10.1142/S0218126619200068SCI收录)

13.Yingmei   Chen, Hui Wang, Jiquan Li, Zhigong Wang, Rong Wang, Lin Li, Binbin Yang, Yuan   Gao, 56Gbaud Linear PAM4 Transimepedance Amplifier and VCSEL Driver in SiGe   BiCMOS technology, 2019 IEEE International Symposium on Radio-Frequency   Integration Technology, Aug. 28-30, 2019.EI收录)

14.   Yingmei Chen, Yilin Zheng, Li Zhang, A 5GHz Linear Laser Diode Driver for ROF   Transmission Systems, Microwave and Optical Technology Letters, Jan., 2015, 57(1),   pp.41-45. SCI收录)

15.   Chen Yingmei, Zhu Lei, et al., 4-channel, 40Gb/s Front-End Amplifier for Parallel   Optical Receiver in 0.18?m CMOS, SCIENCE CHINA Information Sciences, 2013,   56(4): 042402. SCI收录)

16.   Chen Yingmei, Zai Dawei, et al., A four-channel Parallel 40 Gb/s Laser Diode Voltage   Driver in 0.18-?m CMOS, Microwave and Optical Technology Letters, July, 2013,   55(7), pp.1540-1543. SCI收录)

17.   Yingmei Chen, Shuangchao Yan, et al., A Fully Integrated 40Gb/s CDR with Eight-phase   VCO for Optical Fiber Communication, Microwave and Optical Technology   Letters, Jan., 2013, 55(1), pp.170-173. SCI收录)

18.   Yingmei Chen, Hui Wang, et al., A 10GHz Multiphase LC VCO with a Ring Capacitive   Coupling Structure, SCIENCE CHINA Information Sciences, Nov. 2012, 55(11),   pp.2656-2662. SCI收录)

19.   Yingmei Chen, Zhigong Wang, et al., 2.5-Gb/s Low-Jitter Low-Power Monolithically   Integrated Optical Receiver; Analog Integrated Circuits and Signal   Processing, March, 2012, 71(3), pp.445-451. SCI收录)

20.   Zhen Zhang, Yingmei Chen, et al., A 0.13 ?m BiCMOS   10 Gb/s Adaptive Equalizer with Improved Power Supply Noise Rejection, International   Conference on Communication and Information Systems, Dec. 16-18, 2016,   Bangkok, Thailand. (EI收录)

21.   Yingmei Chen, Cheng xue hui, et al., Verilog HDL modeling and design of a 10Gb/s   SerDes full rate CDR in 65nm CMOS, High Technology Letters, Vol.20, No.2,   June 2014, pp.140-145. EI收录)

22.   Yingmei Chen, Zhigang Xu, et al., Design of 15 Gb/s Inductorless Limiting Amplifier   with RSSI and LOS indication in 65 nm CMOS, High Technology Letters, Vol.20,   No.1, Mar. 2014, pp.92-96. EI收录)

23. Zhen   Zhang, Yingmei Chen, Jiquan Li, Hui Wang; A low-noise 71-dBΩ transimpedance 31-GHz bandwidth optical   receiver with automatic gain control in 0.13 μm SiGe   BiCMOSIEICE   Electronics Express, 2019, Vol.16, No.21, 1–6.

24.   Jiquan Li, Yingmei ChenGroup   Delay Compensation By Combining 3-tap FFE With CTLE for 80Gbps-PAM4 Optical   Transmitter, 32nd IEEE International System-on-Chip Conference (SOCC)Sep. 3-6, 2019, Singapore.

25.   Hui Wang, Yingmei ChenA Quad   Linear 56Gbaud PAM4 Transimpedance Amplifier in 0.18μm SiGe BiCMOS Technology, 32nd IEEE   International System-on-Chip Conference (SOCC)Sep.   3-6, 2019, Singapore.

26.   Jiquan Li, Yingmei Chen, Lufeng Chen, Chao GuoA   30Gbps power-efficient dual-loop adaptive equalizer in 0.13?m SiGe BiCMOS   technologyMicroelectronics   Journal1002020104773

27. Hui   Wang, Yingmei Chen, and Jinglong Zhan; A 25Gbps single-end input limiting   amplifier with loss of signal for low power integrated optical receivers,   Microwave and Optical Technology Letters, 2021; 63:1566-1570, Doi:   10.1002/mop.32776.

 

专利:

专利名称

专利号

专利类型

八相位LC压控振荡电路、片上振荡器的设计方法

ZL201010133655.8

发明专利

前置放大器设计方法以及片上前置放大器设计方法

ZL201010189770.7

发明专利

宽带高增益跨阻放大器及设计方法和放大器芯片

ZL201210210717.X

发明专利

一种带宽补偿的超高速激光驱动器电路和驱动器芯片

ZL201510042192.7

发明专利

一种双绞线等效电路及其模拟方法

201710598566.2

发明专利

一种网线模拟器与POE测试电路高密网口装置集成方法

201710651398.9

发明专利

一种具有失调消除功能的高速采样放大器

202010004648.1

发明专利


Baidu
sogou
XML 地图 | Sitemap 地图